Retos de gestión térmica para el encapsulado de semiconductores 2.5D y 3D
En 2025, el encapsulado de semiconductores 2.5D, como la tecnología CoWoS de TSMC, seguirá siendo el enfoque dominante para chips de alto rendimiento como el B200. Para impulsar aún más el rendimiento, especialmente en términos de ancho de banda y latencia, la industria se está centrando cada vez más en el cambio hacia el encapsulado 3D. A diferencia de las arquitecturas 2.5D, en las que el chip lógico y la memoria de alto ancho de banda (HBM) apilada verticalmente se colocan uno al lado del otro en un interposer compartido, el encapsulado 3D consiste en apilar un chip activo directamente sobre otro chip activo. Esta integración vertical, aunque prometedora en cuanto a ganancias de rendimiento, plantea retos mucho mayores en materia de gestión térmica y de la energía.
Retos de potencia en los circuitos integrados 3D
En los circuitos integrados 3D, el suministro de potencia se vuelve mucho más complejo que en los 2D debido al aumento de la densidad de corriente, el acceso limitado a los pines y el uso de interconexiones verticales. Una pila 3D de k capas consume aproximadamente k veces la corriente de un chip 2D con el mismo espacio, pero los pines de alimentación y los recursos de encapsulado no se escalan en consecuencia. Este desequilibrio da lugar a múltiples retos. Los TSV utilizados en el suministro de energía introducen una resistencia considerable, normalmente alrededor de 1 Ω por pila, lo que da lugar a una mayor caída de IR y a la dificultad de mantener una tensión de alimentación estable. La energía se suministra normalmente a través del nivel inferior, que debe transportar la corriente acumulada de toda la pila, lo que lo hace especialmente vulnerable a la caída de tensión y al ruido dinámico. Esto se complica aún más por el hecho de que los bloques de computación que consumen mucha energía suelen estar situados cerca del disipador de calor, también en el nivel inferior. Mientras tanto, el desacoplamiento eficaz se ve obstaculizado por el espacio libre limitado, ya que los TSV y el enrutamiento denso reducen el área disponible para colocar condensadores de desacoplamiento. Estos efectos combinados empeoran la fluctuación de voltaje en toda la pila, lo que aumenta la variabilidad del rendimiento, la incertidumbre de la sincronización y los riesgos de fiabilidad, especialmente en condiciones de carga máxima.
Desafíos térmicos en los circuitos integrados 3D
La gestión térmica es uno de los cuellos de botella más críticos en los circuitos integrados 3D. A diferencia de los diseños 2D, en los que el calor se disipa lateralmente y hacia arriba hacia el disipador de calor, las pilas 3D están formadas por chips más delgados que limitan la propagación lateral del calor. Además, los chips intermedios son propensos a la acumulación de calor, ya que están más lejos del disipador de calor y tienen vías de escape térmico efectivas limitadas. Por otra parte, la vía de eliminación vertical del calor está limitada por la baja conductividad térmica de los materiales entre chips, como las capas dieléctricas y los adhesivos de unión. Esto da lugar a puntos calientes que degradan el rendimiento y reducen la fiabilidad debido al aumento de las fugas y la tensión en las interconexiones. Otro problema clave es la proximidad de los bloques lógicos de alta potencia y la memoria, que puede dar lugar a un acoplamiento térmico significativo entre los niveles, lo que complica aún más el diseño térmico. Los métodos de refrigeración convencionales a menudo no llegan a las capas enterradas de forma eficaz, lo que hace necesario considerar técnicas alternativas como los TSV térmicos y la refrigeración microfluídica a nivel de chip. Sin embargo, estos métodos introducen sus propias desventajas en términos de complejidad de diseño, coste y retos de integración.
Innovaciones en materiales para una transferencia de calor más eficiente
Para apoyar una gestión térmica más eficiente tanto en el encapsulado de semiconductores 2.5D como 3D, la industria está explorando activamente varias soluciones innovadoras. Un área clave de interés es el desarrollo de materiales avanzados de interfaz térmica (TIM). El informe de IDTechEx, «Gestión térmica para el encapsulado avanzado de semiconductores 2026-2036: tecnologías, mercados y oportunidades», ofrece un análisis detallado de las tecnologías TIM, en particular TIM1 y la categoría emergente TIM1.5. Estos materiales incluyen opciones como metal líquido, láminas de indio, láminas de grafeno y geles térmicos de última generación con una conductividad térmica mejorada.
En 2025, el X23 de Shin-Etsu seguirá siendo un material TIM1 ampliamente adoptado para aplicaciones de matriz de rejilla de bolas (BGA). Sin embargo, con el aumento de la potencia de diseño térmico en los chips avanzados, la industria está recurriendo cada vez más a nuevos materiales TIM1 y TIM1.5 que ofrecen un mayor rendimiento. Entre los candidatos prometedores se encuentran el metal líquido, los materiales basados en grafeno y los geles térmicos con rellenos altamente conductivos.
Paralelamente, se está produciendo un cambio de la estructura tradicional de dos capas TIM (TIM1 y TIM2) hacia una sola capa TIM1.5. Este enfoque tiene como objetivo reducir la resistencia térmica minimizando las interfaces entre materiales. Aunque esto puede reducir el número de capas TIM utilizadas, no necesariamente reduce el mercado global, ya que los materiales TIM1.5 tienden a tener un coste unitario más elevado debido a sus exigentes especificaciones técnicas. IDTechEx prevé que el mercado combinado de TIM1 y TIM1.5 crecerá hasta alcanzar aproximadamente 500 millones de dólares estadounidenses en 2036, lo que pone de relieve una importante oportunidad comercial.
Más allá de los TIM, otra área de investigación prometedora es el uso del diamante, en particular el diamante chapado en cobre, como material de sustrato para el encapsulado de semiconductores de alta gama.
Refrigeración líquida, refrigeración por inmersión y refrigeración microfluídica
Más allá de las innovaciones en materiales, la refrigeración líquida activa se está convirtiendo en una tendencia cada vez más importante en la gestión térmica avanzada. En los centros de datos de alto rendimiento, tecnologías como la refrigeración directa al chip y la refrigeración por inmersión ya han alcanzado la fase de comercialización. En particular, la adopción de la refrigeración por placa fría en las configuraciones GB200 y NVLink72 de Nvidia el año pasado ha consolidado aún más su posición como solución dominante a corto plazo. IDTechEx espera que la refrigeración por placa fría siga siendo el enfoque líder durante al menos los próximos 2-3 años.
Sin embargo, tanto la refrigeración por placa fría como la refrigeración por inmersión se centran principalmente en la disipación del calor del paquete del chip al entorno ambiental. El reto térmico más acuciante reside en el propio encapsulado, concretamente en la gestión del calor generado entre los componentes apilados verticalmente en arquitecturas de encapsulado 3D. Hasta la fecha, la industria aún no ha establecido una solución clara para este problema.
IDTechEx identifica la refrigeración microfluídica como una opción prometedora para abordar este cuello de botella térmico interno, a pesar de la complejidad que implica su implementación. La refrigeración microfluídica utiliza intrincadas redes de microcanales para hacer circular el líquido refrigerante dentro de la tapa del paquete o directamente dentro de la estructura del encapsulado. Aunque se están desarrollando diversas configuraciones arquitectónicas, la tecnología aún se enfrenta a varios obstáculos, entre ellos la alta complejidad del diseño y la fabricación, las preocupaciones sobre la escalabilidad y los datos limitados sobre la fiabilidad a largo plazo.
Refrigeración y arquitectura térmica de los paquetes 3D avanzados. Fuente: IDTechEx
Conclusión
Con la transición a los paquetes 3D para obtener un mayor ancho de banda y eficiencia, se han propuesto e investigado múltiples soluciones (por ejemplo, suministro de energía por la parte trasera, regulador de voltaje integrado, TIM1 avanzados, refrigeración microfluídica, etc.) para abordar los retos térmicos. A mediados de 2025, siguen existiendo retos importantes, como la compensación entre la densidad de los TSV, la complejidad de la fabricación y la tasa de defectos, y el equilibrio entre la refrigeración microfluídica y la escalabilidad comercial. Por lo tanto, los actores del sector están realizando importantes esfuerzos para resolver estos problemas, y el informe de IDTechEx «Gestión térmica para el encapsulado avanzado de semiconductores 2026-2036: tecnologías, mercados y oportunidades» ofrece una visión general completa de las posibles innovaciones en la arquitectura de encapsulado, los nuevos materiales y las estrategias de refrigeración activa, así como el crecimiento previsto del mercado de las diferentes tecnologías durante los próximos 10 años.
El informe de IDTechEx, «Gestión térmica para el encapsulado avanzado de semiconductores 2026-2036: tecnologías, mercados y oportunidades», ofrece un análisis exhaustivo de la transición del encapsulado avanzado de semiconductores (ASP) 2.5D al 3D, los avances en los métodos de suministro de energía (por ejemplo, la alimentación por la parte posterior y las vías a través del silicio), los retos térmicos asociados al encapsulado de circuitos integrados 3D, el uso de materiales térmicos innovadores (como materiales de interfaz térmica y sustratos de diamante) y la implementación de técnicas de refrigeración líquida, incluidos los sistemas de refrigeración directa al chip, por inmersión y microfluídicos.
