Sin embargo, la fabricación de estos encapsulados con un alto rendimiento requiere una cuidadosa selección de materiales, un control riguroso de los procesos y una innovación continua en las técnicas de fabricación de encapsulados. El último informe de IDTechEx, «Materiales y procesos para el encapsulado avanzado de semiconductores 2027-2037: Tecnologías, actores y previsiones», analiza estos retos en relación con los materiales y flujos de proceso del encapsulado 2.5D —incluidos el silicio, los materiales de base orgánica y el vidrio—, así como la unión híbrida Cu-Cu para la integración 3D. El informe también ofrece previsiones a 10 años para los módulos de encapsulado avanzado de semiconductores basados en dieléctricos orgánicos y vidrio, abarcando tanto las proyecciones por unidad como por superficie.
Materiales para interpositores 2,5D:
En el encapsulado 2,5D, los distintos «chiplets» se interconectan horizontalmente mediante interpositores, para lo cual se barajan tres materiales principales: silicio (Si), materiales orgánicos y vidrio. Los interpositores de silicio son el estándar del sector para la computación de alto rendimiento (HPC) debido a su capacidad para admitir un enrutamiento fino, pero su elevado coste y las limitaciones de área de encapsulado suponen un reto. Para mitigarlos, los puentes de Si localizados constituyen el siguiente paso adelante. Los interpositores orgánicos ofrecen una alternativa rentable, especialmente mediante el encapsulado de nivel de panel con salida en abanico (FOPLP), que aumenta la utilización del área y reduce los costes hasta en un 60 %. Sin embargo, sigue siendo difícil lograr un enrutamiento fino similar al del silicio.
Los interpositores de vidrio o sustratos con núcleo de vidrio (GCS) tienen el potencial de admitir una alta densidad de enrutamiento, proporcionar una buena estabilidad dimensional, reducir la deformación en encapsulados de gran superficie, ofrecer un coeficiente de expansión térmica ajustable y permitir un rendimiento eléctrico con bajas pérdidas, entre otras ventajas. Es importante destacar que el vidrio también es compatible con el procesamiento a nivel de panel, lo que lo hace atractivo a medida que el tamaño de los paquetes sigue aumentando para los chips de IA y HPC. Sin embargo, persisten varios retos de fabricación, entre los que se incluyen el control de procesos y la mejora del rendimiento en la formación y metalización de vías a través del vidrio, la manipulación de paneles de gran tamaño, los problemas de fisuración del vidrio y de fiabilidad mecánica, la limpieza y el control de la contaminación, etc. Mitigar los fallos en los sustratos de vidrio requiere una optimización a nivel de diseño, materiales y procesos, en lugar de una solución puntual. Por lo tanto, aunque el vidrio ofrece un gran potencial como plataforma de materiales escalable, su adopción dependerá de si el ecosistema de fabricación es capaz de abordar estos retos a gran escala.
En general, a medida que el ecosistema evoluciona, cada material aporta sus propias ventajas y retos al encapsulado 2.5D, centrándose en equilibrar el rendimiento, la escalabilidad y el coste.
Fabricación de unión híbrida Cu-Cu:
La unión híbrida de oblea a oblea (W2W) y de chip a oblea (D2W) son dos enfoques clave para la unión híbrida 3D, cada uno con ventajas y retos distintos. La unión W2W, el proceso más consolidado, consiste en unir dos obleas completas, normalmente en un único paso uniforme. Este enfoque se beneficia de una superficie constante, lo que hace que la alineación y la unión sean relativamente sencillas. Dado que las obleas mantienen siempre una forma redonda, el proceso puede optimizarse para un alto rendimiento, lo que lo hace adecuado para la producción a gran escala. Sin embargo, la unión W2W es menos flexible a la hora de manejar chips de diferentes tamaños y está limitada por la necesidad de unir obleas idénticas.
Por otro lado, la unión híbrida D2W es más compleja y supera las limitaciones de la W2W a la hora de trabajar con chips de alto rendimiento de distintos tamaños. En lugar de unir obleas completas, la D2W consiste en la unión precisa de chips individuales sobre una oblea de destino, lo que permite la integración de chips de distintos tamaños y tipos en un único encapsulado. Esta flexibilidad hace que la unión D2W sea ideal para técnicas avanzadas de encapsulado, como la integración de chiplets, permitiendo a los fabricantes combinar chips con diferentes funciones. Sin embargo, la unión D2W plantea importantes retos de fabricación. La unión D2W exige superficies ultralimpias y libres de partículas, así como una alineación precisa, ya que cualquier contaminación o desalineación puede provocar defectos que comprometan significativamente la calidad de la unión.
Además, la unión D2W introduce complicaciones relacionadas con las relaciones de aspecto de los chips. Los chips con relaciones de aspecto más elevadas pueden causar problemas de unión unilateral, en los que el frente de unión comienza a lo largo de un lado, lo que puede dar lugar a un efecto de escalado. El uso de soportes orgánicos flexibles o adhesivos durante el corte en chips complica aún más el proceso. Por otra parte, la unión D2W es más sensible a los tiempos de espera, que pueden degradar la calidad de la superficie antes de que se produzca la unión.
A pesar de estos retos, la flexibilidad y la precisión de la unión D2W son cada vez más críticas para las aplicaciones de alto rendimiento, mientras que están surgiendo herramientas de unión híbridas integradas para abordar muchos de estos obstáculos.
Materiales de interfaz térmica para el encapsulado avanzado de semiconductores de próxima generación:
La gestión térmica es también un aspecto fundamental a tener en cuenta en el encapsulado avanzado de semiconductores. En los encapsulados 2.5D, los chips lógicos de alta potencia y las pilas HBM se colocan uno al lado del otro bajo el mismo disipador de calor, lo que aumenta la potencia total del encapsulado y crea puntos calientes locales. En el encapsulado 3D, el reto se agrava, ya que los chips apilados verticalmente pueden crear fuentes de calor ocultas con vías limitadas de disipación del calor.
Esto aumenta la importancia de los materiales de interfaz térmica (TIM) para los encapsulados 2,5D y 3D. La selección de los TIM viene determinada por varios factores, entre los que se incluyen la resistencia térmica, la conductividad térmica del material, la fiabilidad mecánica, la calidad del contacto, la facilidad de prueba, el coste y la compatibilidad con la fabricación a gran escala.
Se están explorando diferentes soluciones de TIM1 y TIM1.5, entre las que se incluyen grasas térmicas a base de polímeros, TIM metálicos sólidos como las láminas de indio, metales líquidos y materiales a base de grafeno. El informe de IDTechEx examina la posible hoja de ruta de los TIM en el encapsulado avanzado de semiconductores, las consideraciones clave para la selección de materiales, los materiales candidatos y los casos prácticos relevantes.
El informe incluye previsiones a 10 años para módulos de encapsulado avanzado de semiconductores con dieléctricos orgánicos y basados en vidrio, que abarcan tanto los envíos por unidad como el área total de los módulos. Las previsiones evalúan la adopción en aceleradores de IA, CPU de servidores, chips ADAS en vehículos autónomos y electrónica de consumo, destacando especialmente la creciente importancia de las plataformas de encapsulado avanzado de gran superficie en aplicaciones de IA y HPC.
