Honda Motor Co. y Renesas Electronics Corporation han anunciado la firma de un acuerdo para desarrollar un sistema en chip (SoC) de alto rendimiento para vehículos definidos por software (SDV). El nuevo SoC está diseñado para ofrecer un rendimiento de IA de vanguardia*¹ de 2.000*2 TOPS combinado con una eficiencia energética de primera clase de 20 TOPS/W, y está programado para su uso en futuros modelos de la «Serie Honda 0 (Zero)», la nueva serie de vehículos eléctricos (VE) de Honda, concretamente los que se lanzarán a finales de la década de 2020.

El acuerdo se anunció durante una rueda de prensa de Honda celebrada en el CES 2025 de Las Vegas (Nevada) el 7 de enero.
Honda está desarrollando SDV originales para ofrecer una experiencia de movilidad optimizada para cada cliente individual en la Serie 0 de Honda. La Serie 0 de Honda adoptará una arquitectura E/E centralizada que combina múltiples unidades de control electrónico (ECU) responsables de controlar las funciones del vehículo en una única ECU. La ECU central, que sirve como corazón del SDV, gestiona funciones esenciales del vehículo como los Sistemas Avanzados de Asistencia al Conductor (ADAS) y la Conducción Automatizada (AD), el control de la cadena cinemática y las funciones de confort, todo ello en una única ECU. Para lograrlo, la ECU requiere un SoC que proporcione un mayor rendimiento de procesamiento que los sistemas tradicionales, minimizando al mismo tiempo cualquier aumento en el consumo de energía.

Renesas se ha comprometido a proporcionar soluciones de semiconductores para automoción que permitan a los fabricantes de equipos originales desarrollar vehículos SDV. Las soluciones R-Car de Renesas ofrecen un mayor rendimiento de IA con capacidad de personalización mediante el aprovechamiento de la tecnología chiplet multi-die*3 y la integración de aceleradores de IA*4 en su SoC.
Para hacer realidad la visión de Honda para los SDV, Honda y Renesas llegaron a un acuerdo para desarrollar una solución de computación SoC de alto rendimiento diseñada para las ECU centrales. Utilizando la tecnología de proceso de automoción de 3 nm de TSMC, este SoC también puede lograr una reducción significativa del consumo de energía. Además, realiza un sistema que utiliza la tecnología chiplet multi-die para combinar la serie de SoC genéricos de quinta generación (Gen 5) R-Car X5 de Renesas con un acelerador de IA optimizado para software de IA desarrollado independientemente por Honda. Con esta combinación, el sistema pretende alcanzar uno de los mejores rendimientos de IA del sector con eficiencia energética. La solución de chiplet SoC proporcionará el rendimiento de IA necesario para funciones avanzadas como AD, manteniendo un bajo consumo de energía. La tecnología chiplet permite flexibilidad para crear soluciones personalizadas y ofrece futuras actualizaciones para mejoras funcionales y de rendimiento.
Honda y Renesas colaboran estrechamente desde hace muchos años. Este acuerdo acelerará la integración de innovaciones avanzadas de semiconductores y software en la Serie 0 de Honda, mejorando la experiencia de movilidad de los clientes.