Lattice Semiconductor Corporation ha anunciado la versión 2.0 de su software de diseño Lattice Diamond®, el entorno de diseño de referencia para los productos FPGA de Lattice. La versión 2.0 incluye soporte avanzado para la nueva familia FPGA LatticeECP4™, que redefine el bajo coste y baja potencia en el mercado FPGA de gama media para aplicaciones informáticas, de video, inalámbricas... sensibles al coste y potencia.

El software de diseño Lattice Diamond 2.0 mejora la experiencia global del usuario permitiendo un rápido tiempo de diseño y presenta un nuevo flujo de diseño incremental basado en partición para los dispositivos FPGA LatticeECP3™. Este nuevo flujo de diseño ayudará a los usuarios a mantener el rendimiento del diseño y reducir el tiempo de ejecución después de hacer un cambio en el diseño.

Soporte avanzado de datos para la nueva familia de FPGAs LatticeECP4.
El entorno de diseño de Lattice Diamond permite a los usuarios explorar alternativas de diseño fácilmente según tengan como objetivo aplicaciones de FPGA de gama media sensibles al coste-sensibles, baja potencia - el tipo ideal para la familia LatticeECP4. El software Lattice Diamond 2.0 incluye soporte avanzado de datos para sincronización, potencia y encapsulado sobre la base de la temprana caracterización de silicio del dispositivo LatticeECP4-190. Además de los algoritmos que ayudan a asegurar la implementación de bajo coste y baja potencia, la versión 2.0 de Lattice Diamond añade una herramienta planificadora del sistema (System Planner) que permite a los usuarios optimizar el uso de los recursos de los doce canales SERDES de 6Gbps que se ofrecen en los dispositivos LatticeECP4.

Además, la característica de herramienta calculadora de potencia proporciona los ajustes para ahorrar energía y modos de espera, junto con la configuración pre-énfasis, para analizar con precisión y estimar el consumo de energía de los diseños LatticeECP4. La versión 2.0 también permite la generación de bloques DSP del dispositivo LatticeECP4: la única FPGA de la industria basada en alto rendimiento sólo, bloques DSP de doble ratio de datos, que son ideales para el bajo coste, alto rendimiento RF, y procesamiento de señal de imagen y banda base.

El flujo de diseño más eficiente acelera el tiempo de comercialización
Lograr fechas cerradas en el menor lapso de tiempo puede ser un reto importante ya que los usuarios ponen más y más funcionalidad en una única FPGA. Cuando los usuarios realizan un cambio en su diseño, les gustaría que la herramienta de diseño de FPGA conservara algunos de los resultados de sincronización ya alcanzados y reducir el tiempo de ejecución global necesario para implementar la actualización del diseño. Los usuarios de FPGAs LatticeECP3 ahora puede usar un flujo de diseño incremental basado en partición para ayudar a preservar el rendimiento de su diseño y reducir el tiempo necesario para ejecutar la compilación posterior necesaria para implementar pequeñas actualizaciones de diseño. Este flujo de diseño de reutiliza particiones previamente compiladas-los no modificados durante el rediseño- y recompila sólo las particiones donde se han introducido cambios.

Además, con el fin de lograr un rápido cierre de fechas, la mayoría de los usuarios normalmente necesitan limitar adecuadamente su diseño. El software Lattice Diamond 2.0 ahora incluye un informe que permitirá a los usuarios a identificar y completar los vacíos en sus limitaciones de diseño rápidamente.

Mayor facilidad de uso
El software Lattice Diamond es un entorno de diseño intuitivo que permite a los usuarios completar su diseño con mayor rapidez. Para ayudar en la identificación y corrección temprana de problemas de uso de los pines en el flujo, un nuevo motor DRC (Design Rule Check) de uso de pines fue introducido con la versión 1.4 del Lattice Diamond. Con la versión 2,0, el software Lattice Diamond software ahora detecta  casos adicionales de uso incorrecto de los pines y soporta los dispositivos LatticeECP4, además de las familias de dispositivos LatticeECP3, MachXO2™ y LatticeSC™. Este motor DRC funciona en tiempo real o bajo demanda. También genera informes fáciles de usar que ayudan a corregir problemas de uso de pines proporcionando sugerencias a los usuarios.

La herramienta Lattice Diamond Programmer y Lattice Diamond Deployment se incluyen en cada lanzamiento de software Lattice Diamond. A través de un asistente de configuración sencillo, permiten a los usuarios programar fácilmente los dispositivos de Lattice o crear el adecuado archivo de programación del dispositivo adecuado en el formato requerido por el método de implementación del usuario. Empezando con el Lattice Diamond Programmer 2.0, los usuarios pueden añadir sus propios dispositivos Flash SPI a cualquier nueva versión de la herramienta. Lattice Diamond Deployment Tool 2.0 también ofrece operaciones más integradas, tales como I2C integrado para la familia de dispositivos MachXO2, y Slave SPI para las familias de dispositivos LatticeECP3 y LatticeXP2TM. Tanto Lattice Diamond Programmer como Lattice Diamond Deployment están disponibles como herramientas independientes.

Soporte de herramientas de terceros
El software Lattice Diamond incorpora sintesis FPGA avanzada Synopsys’ Synplify Pro para Windows y Linux. También se incluye el simulador Aldec’s Active-HDL Lattice Edition II para Windows.

El soporte para todos los dispositivos Lattice está incluido no solo en la versiones OEM del Synplify Pro y Active-HDL, sino también está disponible en las versiones completas del Synopsys Synplify Pro, Aldec Active-HDL y Riviera-PRO. Mentor Graphics ModelSim SE y la síntesis de Precision RTL también admiten dispositivos Lattice.

Sistemas operativos compatibles
El software Lattice Diamond 2.o es compatible con los sistemas operativos Microsoft Windows XP, Windows Vista y Windows 7, y ahora también se ofrece como una aplicación de 64 bits para Windows 7 para aumentar la capacidad de la memoria. Para usuarios de Linux, Lattice Diamond 2.0 ahora funciona en Linux Red Hat 6, además de en las versiones 4 y 5.

Más información o presupuesto