Toshiba Electronics Europe ha ampliado su gama de procesadores de reconocimiento de imágenes con un dispositivo de cuarta generación que ayudará a los diseñadores a implementar aplicaciones ADAS (sistema avanzado de asistencia al conductor) a nivel de entrada, que estén orientadas a los requisitos de cámara Euro NCAP 2018.

Con 13 aceleradores de reconocimiento de imágenes basados en hardware, el TMPV7602XBG incorpora características ADAS que formarán parte del programa de pruebas Euro NCAP para el año 2018. Estos incluyen AEB (frenado autónomo de emergencia), TSR (reconocimiento de señales de tráfico), LDW (alerta de salida de carril) / LKA (asistente orientación en carril), HBA (asitencia de freno) y FCW (alerta de colisión frontal). Los dispositivos de Toshiba también son compatibles con una serie de nuevas aplicaciones como TLR (reconocimiento de iluminación de tráfico) y detección nocturna de peatones.

Las aplicaciones ADAS se procesan simultáneamente dentro de una ventana de tiempo típica de 50 ms en el interior del procesador de reconocimiento de imagen y con relativamente bajo consumo de energía debido a fines de los aceleradores de hardware y los motores de procesamiento de medios (MPEs). El TMPV7602XBG puede procesar hasta cinco aplicaciones al mismo tiempo, mientras que consume menos energía que otros dispositivos orientados a diseños ADAS de media y alta gama. Mediante el uso de un único canal de entrada de vídeo, se puede obtener un sistema de cámara de coste optimizado con pequeño factor de forma.
 
El TMPV7602XBG integra nuevos aceleradores[1] CoHOG mejorados que proporcionan mucha mayor precisión de reconocimiento de imagen que los dispositivos anteriores, especialmente en condiciones de poca luz y de noche. El análisis de gradiente a base de color de las imágenes suministradas por una cámara conectada Full HD (2 megapíxeles) también mejora las tasas de detección nocturna de peatones.
 
El nuevo procesador de Toshiba puede manejar múltiples aplicaciones de forma simultánea en tiempo real utilizando su arquitectura heterogénea de varios núcleos. El dispositivo cuenta con aceleradores de procesamiento de imágenes integrados recientemente, y cuatro MPEs (Media Processing Engines) soportados por FPUs (Floating Point Units) que realizan cálculos aritméticos de coma de doble precisión.
 
El chip se encuentra en un encapsulado BGA 521 ball que mide de 17 mm x 17 mm con un paso de bola de 0,65 mm. El envío de muestras del TMPV7602XBG comenzará en marzo de 2016.

Más información o presupuesto